Catapult

Catapult

Catapult je vysokoúrovňový syntetizační nástroj (High-Level Synthesis - HLS) vyvinutý společností Siemens EDA (dříve známou jako Mentor Graphics). Tento nástroj umožňuje návrhářům popsat jejich digitální systém na vyšší úrovni abstrakce, často v jazycích jako C, C++ nebo SystemC, a poté automaticky generuje RTL (Register Transfer Level) kód, který je vhodný pro implementaci ve FPGA (Field-Programmable Gate Array) nebo ASIC (Application-Specific Integrated Circuit).


Catapult High-Level Synthesis solutions deliver C++ and SystemC language support, FPGA and ASIC independence, ASIC power estimation and optimization plus the latest in Physically aware multi-VT area and performance optimization to elevate your designs.
Zde uvádíme přehled některých klíčových vlastností a možností nástroje Catapult:

• Vysoká úroveň abstrakce: Catapult umožňuje návrh na vyšší úrovni abstrakce, což umožňuje návrhářům popsat funkčnost jejich systému v jazycích blízkých jazykům C/C++.


• Automatická generace RTL kódu: Nástroj Catapult automaticky převádí vysokoúrovňový popis na RTL kód, což umožňuje rychlou implementaci návrhu do FPGA nebo ASIC.


• Optimalizace výkonu a plochy: Catapult provádí různé optimalizace při generaci RTL kódu, aby zlepšil výkon a využití plochy v implementovaném obvodu.


• Integrace s vývojovými prostředími: Nástroj Catapult je integrován s různými vývojovými prostředími, což umožňuje snadný přenos návrhu mezi různými fázemi vývoje.


• Široká podpora vstupních jazyků: Catapult podporuje návrh pro FPGA i ASIC, což umožňuje návrhářům zvolit vhodnou cílovou technologii pro svůj projekt.


• Podpora FPGA a ASIC: Nástroj Catapult poskytuje prostředky pro verifikaci a validaci vygenerovaného RTL kódu, což pomáhá zaručit správnou funkčnost návrhu.

Celkově Catapult je velice výkonný nástroj pro návrh digitálních systémů na vysoké úrovni abstrakce a následnou generaci RTL kódu, což umožňuje návrhářům zrychlit vývojový proces a dosáhnout optimálního výkonu a účinnosti svých návrhů.
Accelerate your High-Level Verification (HLV) flow with known and trusted methods using the Catapult HLV Platform. Reduce your overall SoC verification turnaround time and costs by up to 80% leveraging High-Level Design Checking, Code/Functional Coverage, and static plus formal methods.